


Kommentar:

- Basis: Skript Prof. Rauh (SS2011)
- Der Aufbau des Inhalts orientiert sich am dortigen Inhaltsverzeichnis & den Praktikas
- Obwohl es mehrmals quergelesen wurde, können vorallem im VHDL Bereich immernoch ein paar Fehler stecken
- Es ist (fast) alles drauf, falls euch was fehlt schreibt es in die Lücken. Die Syntax von VHDL wird in der Prüfung gestellt.
- Einige Grafiken dienen lediglich als Gedächtnisstütze die man dann mit ein bisschen Wissen auffüllen muss (Platzmangel)
- Druckt die folgenden 4 Seiten mit maximaler Auflösung und der Einstellung im Adobe Reader: „Auf Druckbereich verkleinern“ dann holt ihr das Maximum an Randabstand heraus, alles (!) ist lesbar. Solltet ihr Probleme mit Unschärfe haben braucht ihr evtl einen besseren Drucker oder müsst es halt von Hand dicker schreiben.
- Lesen: Jede Seite besteht aus 4 Spalten, jeweils von oben nach unten bis zum Querstrich bzw. Seitenende lesen dann Wechsel in die nächste Spalte



1. Einleitung

Integrierte Schaltung (IC)

= mehrere Bauelemente auf einem Halbleiterkristall (Si, GaAs)
 - einige cm² (ausbeutebegrenzt) mit einige 10⁹ Bauelementen
 MEMS = Mikro Electrical Mechanical System (IC mit Aktoren)

Einteilung nach Herstellung, Entwurfsverfahren & Anwendung

Schlüsseltechnologie, da unverzichtbar für die meisten technischen Geräte und sonst Abhängigkeit von Zulieferung

Aufgabe der Schaltung (Text, Spezifikation)

Logische (1,2) ↔ Physikalische (3,4,5) Beschreibungsebene
 => Entwurf (Top - Down)

- Verhaltens Ebene
 Verhalten, Fktblöcke, Schnittstellen, Algorithmus
- Logische Ebene
 Digitalschaltung, logische Gatter, Zellen
- Elektrische Ebene
 Analogschaltung, elektronische Bauelemente
- Bauelementebene
 Halbleiterstruktur, Halbleiterphysik
- Technologieebene
 Herstellungsprozess, Festkörperstruktur, Designregeln

Moore's Law: Komplexität der ICs steigt jedes Jahr konstant an

=> Hohe Entwicklungsgeschwindigkeit der ICs
 => Schneller Preisverfall
 => Vorgeschene Entwicklung auf Technology Roadmap (ITRS)

Merkmale der Mikroelektronik (Konsequenz aus Maturisierung)

- kompakt (Fläche ↓)
- energiesparend (Verbrauch ↓)
- schnell (Geschwindigkeit ↑)
- zuverlässig (Störanfällig Bauteile ↓)
- preiswert (Preis ↓)

Entwicklungsphasen

- Entdeckung (1833): Gleichrichter
- Theor. Grundlagen (1900): Quantenmechanik, Festkörperphysik
- Spezielle Theorie (1939): Halbleiterphysik
- Basisinnovation (1948): Transistor, IC
- Großind. Nutzung (1970): Mikroelektronik

2. Herstellung von ICs

Basistechnologien: Bipolar und MOS Transistoren

=> Herstellung auf einkristallinen, homogen dotierten Halbleitern
 => Bezeichnung des HL:
 Substrat (in der Struktur) bzw. Wafer (im Herstellungsprozess)

Schaltkreisfamilien: TTL, CMOS, BiCMOS=Bipolar und MOS)
 Bipolare Schaltungen:
 TTL Transistor Transistor Logic
 PMOS-P-Channel-Mos-Technology
 ECL Emitter Coupled Logic
 NMOS-N-Channel-Mos-Techn.
 CMOS: Complementary MOS Tech.

Waferherstellung

Zersägen in 500µm HLscheiben

1. Ingotting: Erzeugung von hochreinem einkristallinem Si aus polykristallinem Si
 2. Wafering: Sägen, Oberflächenbehandlung
 3. Polishing: Polieren

Standardherstellungsverfahren von ICs (Planartechnik)

Prozessschritte bei der Chipherstellung

- Schichtzerzeugung
 Herstellung einer (homogenen Schicht)
 1) Photolithographie
 Strukturübertragung von Vorlage/Maske in (Hilfs-)schicht aus Fotolack
- Ätzen
 Selektivt Entfernen einer Schicht, Strukturierung
- Dotieren
 Ändern Eigenschaften einer Halbleiterschicht

Gehäuse

Kontakt Gehäusepin ↔ Chip (Pad) mittels Bonddraht
 => Drahtgebundene Chips

Abschließende Prozessschritte

Scheibentest => Zerlegung in Chips => Chipmontage => Kontaktierung => Verkapselung => Endtest

Funktionstest (=Vergleich Ist ↔ Soll)

- Nach Bearbeitung des Wafers => Scheibentest
- Nach Montage der Chips => Endtest

Fehlerklassen:

- Lokale Fehler (statisch verteilt) auf einzelnen Chips
 z.B. Staub in Herstellung
- Globale/Systematische Fehler in ganzen Charge
 z.B. falsche Prozessparameter, falsche Maschinen

Güte der Fertigung wird mit Fertigungsabweichung gemessen

3. Bauelemente in ICs

Spezielle Eigenschaften in IC

Aktive Bauelemente billiger => Passive Bauelemente aus Transistor

Verhalten aufteilen in

- Inneren Transistor (eigentliche Funktion)
- Modellrahmen (Parasitäre Komponenten)

Technologie legt vertikale Schichtdicke fest
 => Bauelemente aus charakteristischer Schichtung erzeugen
 Schaltungsentwurf legt horizontale Abmessungen der Schicht fest
 => Länge (L) & Weite (W)
 => Berücksichtigung der Designregeln des Prozesses
 z.B. minimale Abmessungen, Überlappungen
 => Abbildung im Layout (= Maske)

Widerstände

$$R = \rho \cdot \frac{L}{A} = \rho \cdot \frac{L}{d \cdot W} = \frac{\rho}{d \cdot W} \cdot L = R_{\square} \cdot N_{\square}$$

R □ = Schichtwiderstand [Einheit: Ω/□ = ohms per square];
 N □ = Anzahl Quadrate (designbestimmt) [Einheit: □ = squares]

Widerstand (p-leitend)
 - genau

Pinch-Widerstand
 - hochohmig
 - ungenau

Polysilizium-Widerstand

Kondensatoren

Nichtlineare Kondensatoren mit V abhängiger C:
 Sperrschicht, MIS

Sperrschicht Kondensator

MIS-Kondensator

linearer Kondensator

Formeln für Langkanaltransistoren (MOSFET)

Im linearen Bereich gilt:
 $I_D = \beta \cdot (U_{GS} - U_{GS,th})^2 \cdot (1 - \frac{U_{DS}}{U_{GS} - U_{GS,th}})$
 $I_D = \beta \cdot U_{GS}^2 \cdot (1 - \frac{U_{DS}}{U_{GS} - U_{GS,th}})$
 $I_D = \beta \cdot U_{GS}^2 \cdot (1 - \frac{U_{DS}}{U_{GS} - U_{GS,th}})$

Im Sättigungsbereich gilt unter Vernachlässigung der Kanallängenmodulation:
 $I_D = \beta \cdot (U_{GS} - U_{GS,th})^2 \cdot (1 - \frac{U_{DS}}{U_{GS} - U_{GS,th}})$
 $I_D = \beta \cdot U_{GS}^2 \cdot (1 - \frac{U_{DS}}{U_{GS} - U_{GS,th}})$

Typische Werte: $V_{DS,th} = 1.2 \dots 20V$; $I_{DS} = 1 \mu A \dots mA$; f bis 10GHz
 L (kleinst) = 30nm; d_{ox} (kleinst) = 2nm;

Abhängig von Prozesstechnologie:
 Dielektrizitätskonstante des Oxids, Oxiddicke d, Beweglichkeit der LT
 und Schwellenspannung $U_{GS,th}$
 Designparameter:
 Kanallänge L, Kanalweite W

Transistoren

Bipolartransistor mit hochdotiertem buried Collector (grün)

N-Kanal-MOSFET (Enhancement)

P-Kanal-MOSFET (Enhancement)

Übersicht über Transistorstrukturen und deren Eigenschaften.

Leiterbahnen

haben endlichen Widerstand und weitere elektr. Eigenschaften
 => Signale mit endlicher Geschwindigkeit und veränderlicher Form
 => Beläge (Größe pro Längeneinheit)
 => Kontakt zur Halbleiter per Kontaktloch in Isolationsschicht
 => Durchkontaktierung mehrerer Leiterbahnen mittels VIA-Holes
 => Ohmscher (linear) ↔ Schotky (nicht linear) Kontakt

Metall Leitung (Al, auch W, Ti)

Poly-Si-Leitung (Doppel-Poly-Si)

Polysilizium-Leitung (Silizid auf Poly-Si)

Diffundierte Leitung

Diode

abgeleitet aus Bipolartransistor

PN Diode

Schotky

Übersicht über Diode- und Schotky-Strukturen.

Leiterbahnen

haben endlichen Widerstand und weitere elektr. Eigenschaften
 => Signale mit endlicher Geschwindigkeit und veränderlicher Form
 => Beläge (Größe pro Längeneinheit)
 => Kontakt zur Halbleiter per Kontaktloch in Isolationsschicht
 => Durchkontaktierung mehrerer Leiterbahnen mittels VIA-Holes
 => Ohmscher (linear) ↔ Schotky (nicht linear) Kontakt

Metall Leitung (Al, auch W, Ti)

Poly-Si-Leitung (Doppel-Poly-Si)

Polysilizium-Leitung (Silizid auf Poly-Si)

Diffundierte Leitung

Leiterbahnen

haben endlichen Widerstand und weitere elektr. Eigenschaften
 => Signale mit endlicher Geschwindigkeit und veränderlicher Form
 => Beläge (Größe pro Längeneinheit)
 => Kontakt zur Halbleiter per Kontaktloch in Isolationsschicht
 => Durchkontaktierung mehrerer Leiterbahnen mittels VIA-Holes
 => Ohmscher (linear) ↔ Schotky (nicht linear) Kontakt

Metall Leitung (Al, auch W, Ti)

Poly-Si-Leitung (Doppel-Poly-Si)

Polysilizium-Leitung (Silizid auf Poly-Si)

Diffundierte Leitung

4. Schaltungstechnik für IC

Kenngrößen von Schaltkreisfamilien

- Verzögerungszeit t_d (Laufzeit von Eingang bis Ausgang)
- Einfluss von Gatterlaufzeiten und Leitungslaufzeiten
- Störabstand ΔU (max. zulässige Abweichung vom Nennpegel)
- Verlustleistung P_v (statisch: in R; dynamisch/schalten: in C)
- Freisetzung durch Wärme => Wärmestrom => evtl. kühlen
- Energie pro Schaltvorgang $E = P_v \cdot t_d$

Grundstruktur von CMOS Schaltungen

Verwendung vom zum Substrat komplementären Dotierwänden (tub) Gateoxid (dünn) und Feldoxid (dick) notwendig

p Kanal

n Kanal

Substrat (n oder p)

Übersicht über CMOS-Struktur und Schaltverhalten.

Eigenschaften CMOS Schaltungen

- großer Störabstand (Eingangssignalhub = V_{DD})
- großer Ausgangssignalhub (Ausgangssignalhub = V_{DD})
- geringe Verlustleistung (keine statische Verlustleistung, dynamische Verlustleistung (Quersumme) proportional zur Frequenz)

Mittlere Leistung: $P = C_v \cdot f \cdot V_{DD}^2$

Bei modernen Schaltungen zusätzlich Kurzkanaleffekte

Bei komplexen Schaltungen: Auch Verlustleistung im stationären Zustand (Summe von Gatterströmen und Unterschwellströmen)

CMOS Inverter

Signalverzögerungen => Verhalten in Lastkapazität berücksichtigt
 Aufladen Wechsel L → H (p-Kanal)
 Entladen Wechsel H → L (n-Kanal)
 => Ungleichmäßig da LT Beweglichkeit unterschiedlich
 => (n-Kanal) > (p-Kanal)
 => Kanalweite p-Kanal vergrößern
 Anstiegs-/Abfallszeiten von 10% bis 90%
 Verzögerungszeiten zwischen 50% Pegel

Pass-Transistoren und Transmission Gates

Transistoren als Schalter in Signalfaden (=Transmission Gate)
 => Aber: Einzeln Transistor kann nicht volles Signal schalten, da unterhalb von U_i nicht aktiv
 => Parallelschalten eines n- & p-Kanal Transistors mit Inverter

Statische CMOS Gatter

Maß für Komplexität = Gatteräquivalenten (Basis NAND)

NAND

NOR

NAND Logik:
 AND & OR durch anhängen eines Inverters

2 MOSFETS:
 1. Serienschaltung:
 p leitend: NOR
 n leitend: AND

Parallelschaltung:
 p leitend: NAND
 n leitend: AND

Tri-State-Treiber

schaltet Eingangssignal (Tri-State-Buffer) oder invertiertes ES (Tri-State-Inverter) durch falls Enable Signal gesetzt
 => Ausgangssignale:
 0 / 1 (mit Enable)
 Z (hochohmig, kein Enable)

Latch
 Bei Clk = 1 Latch speichert
 Bei Clk = 0 Latch transparent

Synchrone Schaltungen

Daten durchlaufen in einer, von einem gemeinsamen Takt gesteuerten, Taktperiode eine kombinatorische und eine sequentielle Stufe Beschreibung: Struktur (Register-Transfer-Ebene) ↔ Verhalten

Zeitbedingungen (alle nötig):

- 1.) Taktperiode $T = t_{\text{setup}} + t_{\text{hold}} < T_{\text{clock}}$
- 2.) max. Frequenz $f_{\text{max}} = 1 / T_{\text{min}} = 1 / (t_{\text{setup}} + t_{\text{hold}} + t_{\text{prop}}$)
- 3.) Zeitbedingung: $t_{\text{setup}} + t_{\text{hold}} > t_{\text{prop}}$

FF: $t_{\text{setup}} =$ Verzögerungszeit
 $t_{\text{hold}} =$ Set-Up-Zeit (Vor Clk Wechsel)
 $t_{\text{prop}} =$ Hold-Zeit (Nach Clk Wechsel)

Kombinatorik: $t_{\text{prop}} =$ Verzögerungszeit
 => müssen für jede sequentielle Stufe erfüllt sein (einzeln prüfen)

Häufig Probleme in der Realität aufgrund von Taktskew (clock skew) aufgrund von kapazitiver Last durch Taktleitung
 => baumartige Strukturen mit verteilten Verstärkern (buffer tree) nötig

Ground Bounce = Abweichende Ground Pegel durch induzierte Spannungen in Zuleitungsinduktivitäten, ausgelöst durch Spannungsänderung in der Lastkapazität => Verschiebung der Gate Spannungen

Zusätzliche Probleme durch Störimpulse (Glitches, Spikes, Hazards oder Races)

Reset Möglichkeit zum initialisieren eines definierten Anfangszustand, per Software oder Hardware nötig, sonst Selbstblockade, Zerstörung (Kurzschluss) möglich

5. Typen von IC

Typeneinteilung

Nach Anwendung:
 Standard ICs allgemeine Anw. ↔ ASICs spezielle Anw.

Nach Fertigungsmethode:
 Maskenprogrammiert / Fkt bei der Herstellung ↔ Feldprogrammiert / PLD Fkt durch Programmierung (re- und irreversibel)

Nach Entwurfsmethode:
 Full-Custom Entwurf bis Layout ↔ Zellenorientiert Entwurf nur bis Logikebene Standardgatter aus Bibliothek

Untertypen Zellenorientierte Schaltungen:

- Gate Arrays
- Standard-Zellen
- Allgemeine Zellen
- PLD = Programmable Logic Devices
- ASIC = Application Specific Integrated Circuit

Full Custom Schaltungen (Grundlage aller anderen Entwurfsmethoden)

Vorteile:
 - Volle Optimierungsmöglichkeit nach Chip Fläche, Schaltungsgeschwindigkeit, Leistungsverbrauch, Testbarkeit

Nachteile:
 - Hoher Aufwand, Lange Entwurfsdauer
 => nur bei hohen Stückzahlen

Zellenorientierter Entwurf

Entwurf nur bis Schaltung aus vorentwickelten Zellen aufgebaut werden kann (auch Semi-Custom-Schaltung)
 Zusätzliche Verwendung von Zellen-Generatoren zur parametrisierten Erzeugung von komplexen Schaltungssteilen z.B. ALU's
 Zusätzliche Verwendung von eingekauften Zellen (IP Cores)

Zelleneigenschaften im Datenblatt (logische Fkt und Zeitverhalten):
 fan out darf Output Drive (Ausgangstreiberlast) nicht überschreiten
 Last der Zelle für vorhergehende Zelle = Input Load

Vorteile: Entwurfskosten und Entwurfsdauer gering
 Nachteile: Weniger Optimierte, Leistung geringer, Stückkosten höher

Untertypen Zellenorientierter Entwurf

	Gate Array	Standardzellen	Allgemeine Zellen
Zelle			
Vorfertigung	Master - feste Größe - aus gleichen Grundzellen - bis Verdrahtung	Keine	Keine
Layout	- Matrix aus Grundzellen - Zellen aus Blöcken von Grundzellen	- Zellen mit gleicher Höhe aber verschiedener Breite - Reihen aus Zellen - Dazwischen Verdrahtungskanäle	- Zellen sind rechteckförmig mit beliebigen Abmessungen
schaltungspezifische Masken?	nur Verdrahtung	Alle	Alle
Fertigung	Verdrahtung	komplett	komplett
Ausnutzung HL Fläche	< 100%	fast 100%	fast 100%

Gate-Array-Schaltungen

Intrazellverdrahtung = Verdrahtung Grundzellen zu Schaltungszellen
 Interzellverdrahtung = Schaltungszellen zu kompletter Schaltung

Typen von Gate Array Master:

- Channelled- Gate-Arrays (Reihenweise Zellen mit Verdrahtungskanälen dazwischen)
- Sea-of-Gate-Arrays (Durchgänge Matrix, Verdrahtung über Zellen hinweg)

Standard-Zellen-Schaltungen

Zum Entwurf nur Layout Kontur (Zellengröße mit Schnittstellen) nötig

Allgemeine-Zellen-Schaltungen

Platzierung rechteckförmiger Zellen mit beliebiger Größe (komplexer)

Halbleiterspeicher

- 1) da schneller Speicher teuer => Speicherhierarchie z.B. PC
- 1) Register an ALU => FFs => Zugriffszeit < ns
- 2) Cache => SRAM => Zugriffszeit 1...10ns
- 3) Hauptspeicher => DRAM => Zugriffszeit 10...100ns
- 4) Massenspeicher => magn. optisch => Zugriffszeit 10ms

Einteilung (generell):
 wahrfreier Speicher (RAM) = Zugriffszeit unabhängig v. Speicherplatz
 serieller Zugriffspeicher = Zugriffszeit abhängig vom Speicherplatz

Flüchtige Speicher (Information gehen beim Ausschalten verloren):
 - Dynamische Speicher (Information über Zeitkonstante verloren)
 z.B. DRAM, CCD
 - Statische Speicher (Information bleibt erhalten)
 z.B. SRAM

Nichtflüchtige Speicher (Infos bleiben bei Ausschalten erhalten):
 - Nur lesbare Speicher
 z.B. ROM
 - Beschreibbare Speicher
 z.B. PROM, EPROM, EEPROM, FLASH

Organisation:
 Logischer Zugriff: fortlaufende Speicherplatzadressen
 Physischer Zugriff: matrixförmige Anordnung, Zugriff auf Zeile per Wortleitung (Zeilenadresse) und Spalte per Bitleitung (Spaltenadresse)

Dynamische Halbleiterspeicher

Eine Zelle = C & T
 C = Speicherkondensator
 T = Steuer-/Passtransistor
 Planare Eintransistorzelle =>

Bitspeicherung als Kondensatorladung

Stapel- oder „Stacked Capacitor“ =>

Daten müssen regelmäßig regeneriert werden (Refresh)
 => Totzeit von ca. 1%

Graben- oder Trenchzelle =>

Organisation

Adressensteuerung per Multiplex
 => RAS und CAS Signale

Lesen-Zyklus:
 - Vorladen der Bitleitung (precharge)
 - Speicherkondensator und Leitung verschalten über Transfer-Gate
 - Ladungsausgleich

Zugriffszeit = Zeit zwischen Anlegen der Adresse und Datenausgabe
 Zykluszeit = Zeit zwischen 2 Zugriffen auf Speicher
 Zykluszeit = ca. 2 * Zugriffszeit

Zugriffszeitverbesserung z.B. durch Page-Mode, Static Column Mode, Nibble Mode oder Aufteilung in Speicherbanke

DRAM-Chips häufig als Speichermodule d.h. steckbare Leitplatten mit Ansteuerlogik

Bitnische Halbleiterspeicher

Bitinformation als Zustand eines Flip-Flops gespeichert
Verbindung über Auswahltransistoren

Vorteile:

- stationär sehr geringen Stromverbrauch
- schneller als DRAM

Nachteile:

- teuer
- maximale verfügbare Größe geringer als DRAM

Nichtflüchtige Halbleiterspeicher

Speicherzelle = Serienschaltung Transistor mit Lastwiderstand zwischen Ground und V_{DD} , Ansteuerung über Gate von Wortleitung, Bitleitung zwischen Transistor & Gate

Programmierung durch „Herausnehmen“ des Transistors
=> Bei Herstellung = ROM; Im Feld = PROM
=> Irreversibel ↔ Reversibel (EPROM)

PROMs

irreversible Programmierung durch Zerschmelzen einer Leiterbahn nach dem Prinzip der Schmelzschaltung (Fuse)

- Noch existierende Zellen schalten auf Ausgang

- Beispiel hier:

$X_1 = 1$
 $X_2 = 0$
 $Q_1 = 1$
 $Q_2 = 0$

- nur eine Wortleitung ansteuerbar (X)

ROMs (z.B. als Boot ROM, BIOS)

- Maskenprogrammiert bei Herstellung
- Programmierung durch fehlende Verdrahtung eines Transistoranschlußes
- programmierte / Herausgenommene Zellen schalten auf Ausgang
- Beispiel hier:

$X_{\text{word}} = 1$
 $\Rightarrow Q_{\text{bit}} = 0$
 $\Rightarrow Q_{\text{bit}} = 1$
- nur eine Wortleitung ansteuerbar (X)

EEPROMs und FLASH

EEPROM
Programmierung durch tunneln der e ins floating gate (unteres) bei pos. U_{GD}

Bitweises Löschen durch neg. U_{GD}

FLASH
Programmierung durch „heiße Elektronen“ ins floating Gate bei pos. U_{GD}

Blockweises Löschen durch neg. U_{GD}

Übertragungskennlinie I_D

Zugriffzeiten
SRAM (0-50ns)
DRAM (20 - 100ns)
EPROM (50-200ns)
FLASH & EEPROM (50 - 200 ns)

Programmierbare logische Schaltungen (PLD)

komplexer: Field Programmable Gate Array (FPGA)
besteht aus einer UND - und einer ODER Matrix
UND durch Parallelschalten 2er Transistoren und Invertierten Signalen
ODER durch Parallelschalten der 2er Transistoren
Im unprogrammierten Zustand überall Transistoren
Pull Up Widerstände ziehen Knoten auf 1 wenn kein Transistor leitet

UND
 $I^+ \quad I^0$

ODER
 $Q1^+ Q2^+$

Hier $PT_1 = (I_1 \& I_2)$ $PT_2 = (I_1 \& \bar{I}_2)$ $PT_3 = (\bar{I}_1 \& I_2)$
 $PT_1 = \text{leer}$ $Q_2 = PT_2 \vee PT_1$ $Q_1 = PT_1 \vee PT_0$

Programmierarten & -prinzipien

- Hardware Sicherung (Feld) - irreversibel - vgl PROM = Zerstören einer Verbindung
- Hardware Antisicherung (anti fuse) - irreversibel - wie Kondensator = Zerstören einer Isolationsschicht / Herstellen einer Verbindung
- Floating Gate Zellen - reversibel - vgl EEPROM = Verschieben der Schwellenspannung
- SRAM Speicher - reversibel - Parallel 2x In + Transistor = Setzen von FF und Pass-Transistor

Typen von programmierbaren Schaltungen

SPLDs = Simple PLDs (nur eine UND - & ODER Matrix)
CPLDs = Complex PLDs (mehrere UND - & ODER Matrizen & FFs)

- PAL (Programmable Array Logic) / UND progr. | ODER fest
- PAL / EPLD (Erasable PLD) / EEPROMs (Electrically Erasable PLD)
- PLA (Programmable Logic Array / UND progr. | ODER progr.)
- FPLA (Field PLA) / FPLS (FPL Sequencer) / GAL (Gate Array Logic)
- PROM / UND fest / ODER progr.
- PROM / EPROM / EEPROM

Field Programmable Gate Arrays (FPGA)

progr. logischen Blöcken (grün)
progr. Verdrahtung (gelb)
Rand: progr. Ein-,Ausgangszellen (rot)

Hardware Prog.: Anti-Fuses
Software Prog.: Floating-Gate-Zellen oder SRAM (mit Bootspeicher)

Auswahl eines Schaltungstyp

Kosten pro Exemplar = (Einmalkosten / Stückzahl) + Stückkosten

Einmalkosten (Entwurf, Maske) ↑
Optimierung ↓

Full Custom Entwurf (Standard Zellen, Gate Arrays, PLDs) ↓

Stückkosten (Entwurf, Maske) ↓
Optimierung ↓

Entwicklungszeit ↓

= Je mehr optimiert wird, desto kleiner wird die Fläche
=> Je nach Stückzahl unterschiedliche Schaltungstypen wählen

6. Entwurf von ICs

Anfangspunkt: Spezifikation des Systems

technische Anforderungen

- Anpassung an Technologie (interne Kompatibilität)
- Anpassung an System (Schnittstellenkompatibilität)

wirtschaftliche Anforderungen:

- Hohe Entwurfsproduktivität
- Kurze Entwicklungszeit
- Niedrige Entwicklungskosten

Fehlererkennung (nach jedem Entwurfschritt):

- Verifikation = Korrektheit der Entwicklung
- Validation = Korrektheit bezüglich der Anforderungen / Spezifikation

wichtig da: Je früher Fehler im Entwurf erkannt werden, desto günstiger lassen sie sich beseitigen

full custom: Alle Entwurfsebenen
Zellenbasiert: nur logische Ebene

Entwurfsebenen

Entwurf	logische Ebene	Systemebene	Spezifikation, Funktionalität, Partitionierung, Systemkomponenten, Schnittstellen
	physikalische Ebene	Algorithmische Ebene	Verhaltensbeschreibung, abstrahiert, Datenstrukturen, Algorithmen, Progr. Sprache
		Register-Transfer-Ebene	Verhalten, Struktur, techn. Komponenten, endliche Zustandsautomaten, HDL
		Logikebene	Verhalten, Struktur, Gatter (Zellen), Bool Algebra, Bool Variablen, HDL elektr. Schaltung, Bauelemente, Kirchhoff Gesetze
	Schaltkreisebene	Bauelementebene	HL-Struktur, elektr. Verhalten, HL-Gleichungen
	Prozessebene	Fertigung	Maskenherstellung => IC-Herstellung => IC-Test => Montage => Endtest => fertiges Produkt

VC-Diagramm (= Entwurfsebenen unter 3 Gesichtspunkten)

System-Ebene
Algorithmische Ebene
Register-Transfer-Ebene
Logik-Ebene
Schaltkreisebene
Bauelementebene
Prozessebene

Verhalten (logisch) ↔ Verhalten (Simulation) ↔ Struktur

↓ [Konstruktion] ↑ [Extraktion]

elektr. Schaltung (Ansteuerung) (Modellparameter) ↔ Simulationsmodell (Simulation) ↔ elektr. Verhalten (Simulation) (Komponentenmodelle)

Designregeln ↔ Grundgleichungen

Simulation (im Vergleich zu Experiment)

Vorteile:

- billiger & schneller
- höhere Anzahl möglich => besseres Abtasten der Parameter
- liefert experimentell nur schwierig zugängliche Ergebnisse

Nachteile:

- Muss nicht unbedingt der Realität entsprechen da nur Modell

Logikschaltung → Verhalten (logisch) ↔ Verhalten (Simulation)

↓ [Konstruktion] ↑ [Extraktion]

elektr. Schaltung (Ansteuerung) (Modellparameter) ↔ Simulationsmodell (Simulation) ↔ elektr. Verhalten (Simulation) (Komponentenmodelle)

Designregeln ↔ Grundgleichungen

7. Full-Custom-Entwurf

Schichtherzeugung

Materialien:

- Halbleiter: Si (ein- und polykristallin)
- Isolatoren: SiO₂, Si₃N₄
- Metalle (Leiter): Al, Al/Si, Al/Si/Cu, W, Ti, Ta, Mo
- Silizide (Leiter): TaSi₂, MoSi₂, TiSi₂, CoSi₂
- Organische Schichten: Resists, Polyimid

Herstellverfahren:

- Thermische Oxidation SiO₂
- Chemische Abscheidung: Si, SiO₂, Si₃N₄, Silizide, Refraktärmetalle
- Sputter & Aufdampfen: Metalle, Silizide
- Schleuderschichtung: Organische Schichten, Spin - On - Glas

Schichtherzeugung (SiO₂, Si₃N₄, Si (polykristallin))

- 1) Therm. Oxidation
=> Chem. Abscheidungen
=> Chemical Vapour Deposition (CVD)
- 2) Expositon (CVD)
- 3) Epitaxie

Aufbau Geräte zur Lithographie:

Waferstepper (Photolith.)

Elektronenstrahlenschreiber

Gesamtprozesse (Prozessintegration):

- NMOS = Poly-Si-Gate-Prozess
- PMOS = Al-Gate-Prozess
- CMOS = P- oder N-Wannen-Prozess
- Bipolar = SBC-Prozess (Standard-Buried-Collector)

Dotieretechnik (Ionenimplantationsanlage)

Dotierstoffe: Bor, Phosphor, Arsen

Diffusion: therm. Eindringen von Dotieratomen in HLkristall

Ionenimplantation: Einschleusen von Dotieratomen in HLkristall

Oberes Rechteck: Masseseparator mit Beschleunigung (8 Punkte)

Kristallstruktur wird zerstört => Ausheilen (annealing) nötig

Prozß-Schritzerzeugung:

- Schichtzerzeugung: Oxidation, Chem. Abscheidung, Aufdampfen, Sputtern, Simulation von Aufwuchsraten und Schichtprofilen

- Lithographie: Photo-, Elektronen-, Röntgenlith., Simulation von Belichtungszeiten und Lackprofilen

- Ätztechnik: Nahechem. Ätzen, Plasmaunterstütztes Ätzen, Simulation von Ätzprofilen

- Dotieretechnik: Diffusion, Implantation, Simulation von Dotierstoffverteilungen

CMOS - Prozess (LOCOS-Technik = Local Oxidation of Silicon):

- 1) Ausgangsmaterial: n-dot. Si mit n dot eintrikt. Si Schicht
- 2) Oxidation der Si Scheibe => Si₃N₄ zur lokalen Oxidation
- 3) Photolith. für P-Wanne => Ätz=> Ionenimplant. mit Bor
- 4) Photoresist Ätz (zur Beseitigung der Lackreste) => Lokale Oxidation nur in Bereichen die nicht mit Si₃N₄ bedeckt waren (=LOCOS)
- 5) Si₃N₄ Ätz => Ionenimplant. mit Phosphor für N-Wanne
- 6) Diffusion der N-Wanne => Ätz=> Oxidation => Ätz
- 7) Photolith. mit Maske zur Definition der Feldoxidbereiche => Ätz
- 8) Photoresist Ätz => Photolith. zur N-Kanalfeldimplantation => Implantation von Bor
- 9) Photoresist Ätz => Lokale Oxidation zur Erzeugung des Feldoxids
- 10) Ätz => Ionenimplantation von Bor zur Einstellung der Einspannung der N- und P-Kanal Transistoren
- 11) PolySi-Abscheidung und Phosphor Diffusion zur Gatezerzeugung => Photolith. => PolySi Ätz zur Gatezerzeugung => Photoresist Ätz
- 12) Photolith. zur Dotierung Source/Drain Gebiete der N-Kanal-Trans
- 13) Photoresist Ätz => Reoxidation => Photolith. zur Dotierung von Source/Drain Gebiete der P-Kanal-Trans => Ionenimpl. von Bor zur Source/Drain Erzeugung der P-Kanal-Transistoren
- 14) Photoresist Ätz => Photolith. für Kontaktlöcher => Kontaktloch Ätz => Photoresist Ätz
- 15) Al Sputtern für Leiterbahnen => Photolith. zur Def. der Leiterbahnen => Al Ätzung => Passivierungsschicht Abscheidung (Schaltungsschutz) => Photolith. für Kontaktlöcher der Anschluss pads => Kontaktlochätz durch Pass.Schicht zum Freilegen von Bonden

Layout Entwurf

Bestimmende Größen (wegen Bauelemente Physik, Technologie):

- Auflösungsvermögen der Lithographie
- Strukturfreiheit / Auflösung Ax prop. λ Wellenlänge Licht
- Justiergenauigkeit der Lithographie
- Justierung zwischen zwei Lithographie Ebenen
- Maßänderungen bei der Strukturübertragung
- Maske => Lack; Photolack => geätzte Struktur
- Toleranzen bei technologischen Prozessen
- Photolack-Belichtung, Photolack-Entwicklung, Unterätzung

Designregeln:

- innerhalb Maske: Mindestgröße & -Abstand der Strukturen
- zwischen 2 Masken: Mindestabstände & - Überlappungen
- Grundregel: Bei größtmöglicher Dejustierung der Masken und bei max. Versatz irgendwelcher Strukturen soll die Fkt der Schaltung erhalten bleiben und keine gravierende Reduktion der Güte auftreten.

Elektr. Designregeln:

- Stromdichte in Al-Leiterbahn (max. 10⁶ A/cm²) - Elektromigration
- Verlustleistungsdichte (punktuell) (max. 100µW/µm²) - Wärmeabfuhr

Layout eines MOS-Transistors

Überprüfung: Entwurfsregeln (Design Rule Check, DRC)
Schaltungsextraktion (Circuit Verification)
Schaltungsverifikation (Circuit Extraction)
Simulation der extrahierten Schaltung und Vergleich mit der gewünschten Funktion

Layout eines CMOS Inverters

Layout eines CMOS Gatters

Lithographie

Schritte:

- Bestrahlung mit Licht, Elektronen oder Ionen durch Maske
- Entwicklung
- Ätzprozess
- Lackstrippen

Verfahren: - Photo- (Linienbreite: 10µm bis 0,1µm >)
- Röntgen- (Linienbreite: 2µm bis 0,1 µm >)
- Elektronen- (Linienbreite: 2µm bis 0,1 µm >)
- Ionenlithographie (Linienbreite: 2µm bis 0,1 µm)

Ätztechnik_nasschemisch (isotrop) ↔ trocken (anisotrop)

Plasmaträgen im Parallelplattenreaktor (=Reaktives Ionenätzen)

Ionenerzeugung eine Reaktion im Schichtmaterial und wandert dies in ein Gas um (Kombination aus physik. und chem. Effekten)

Ätzgase: für Si, SiO₂, Si₃N₄: F, Cl, Br
für Al: Cl, Br
für Organisches: O

BICMOS

n-pn-Spolartransistor, n-Kanal-MOS FET, p-Kanal-MOS FET

Designregeln:

- innerhalb Maske: Mindestgröße & -Abstand der Strukturen
- zwischen 2 Masken: Mindestabstände & - Überlappungen
- Grundregel: Bei größtmöglicher Dejustierung der Masken und bei max. Versatz irgendwelcher Strukturen soll die Fkt der Schaltung erhalten bleiben und keine gravierende Reduktion der Güte auftreten.

Elektr. Designregeln:

- Stromdichte in Al-Leiterbahn (max. 10⁶ A/cm²) - Elektromigration
- Verlustleistungsdichte (punktuell) (max. 100µW/µm²) - Wärmeabfuhr

Logiksimulation

- 1) Netzliste der Schaltung (HDL) und Eingangsbilddaten
- 2) Logiksimulator
- 3) Überprüfung ob Schaltungslogik korrekt, wenn nein zurück zu 1.)

Testbench = HDL Modell der Schaltung wird in eine HDL-Testumgebung integriert; Bestandteile:

- Testmuster erzeugen (TMG)
- Testobjekt (DUT = Device Under Test)
- Testantwortauswertung (TAA)

Verzögerungszeit Zelle:

t_{in} = Input
 t_{out} = Ausgang
 t_{HL} = 50% fallend U_1
 t_{HL} = 50% steigend U_A
 t_{HL} = 50% steigend U_A
 t_{HL} = 50% fallend U_A

Verzögerungszeit & Laufzeitberechnung

Zelle:

$t_{\text{HL}} = T_{\text{up}} + K_{\text{up}} * C_L$ $t_{\text{HL}} = T_{\text{down}} + K_{\text{down}} * C_L$

T = Signalverzögerungen ohne angeschlossene Last (Datenblatt)
 C_L = Lastfaktoren (Datenblatt)
 $C_{\text{ZELLE}} + C_{\text{LEITERBAHNEN}} = C_L$ => treibende Kapazitive Last = Anzahl an Ausgang angeschlossene Gatter * Last pro Gatter (Load Unit)

Einflussfaktoren auf Verzögerungszeit der Zelle

$t_{\text{HL}} = K * C_{\text{LADTYP}}$ $K = K_V + K_I + K_P$

t_{HL} = Verzögerungszeit Zelle
 t_{HL} = Typische Verzögerungszeit der Zelle
 K = Korrekturfaktoren (V = für Versorgungsspannung; T = für Temperatur; P = für Herstellungsprozess)

VDD ↑ => t_{HL} ↓ T ↑ => t_{HL} ↑ I ↑ => t_{HL} ↓

Leiterbahnlaufzeit (R-, C-Belag pro Längeneinheit)

Schichten Leiter + SiO₂ + Si = pro LE U₁ über C // (R + U₁ + R)
 $T_{\text{HL}} = k * t_{\text{HL}} * I$ (VerzZeit ab Sprung U_1 => U_1 10% auf 90%)
 $T_{\text{HL}} = k * t_{\text{HL}} * I$ (VerzZeit ab Sprung U_1 => U_1 90% auf 10%)
 I = Leiterbahnlänge
 t_{HL} = Verzögerungszeiten pro Längeneinheit
 K = Korrekturfaktor = f(U_{DD} , T, Technologie)

8. Zellenbasierter Entwurf

Digitale Simulation

- Logiksimulation - Gatter - durch Boolesche Variablen
- Register-Transfer-Simulation - Register, Kombinatorik - durch Signabündel (Busse), abstrahierte Datentypen
- Verhaltenssimulation - Blöcke (funktional, algorithmisch) - abstrahierte Datentypen

Spezifikation

= detaillierte Beschreibung der zu entwickelnden Schaltung in Form von Texten, Tabellen und Diagrammen

enthält: funktionale Beschreibung der Schaltung & funktionale Angabe (Technologie, Versorgungsspannung, Verlustleistung etc.)

Logiksynthese und Technology Mapping

Logiksynthese = automatische umwandlung einer Digitalschaltung auf Register-Transfer-Ebene in technologieunabhängige Strukturbeschreibung auf Logikebene

Technologie Mapping = Einbindung der Zieltechnologie in Strukturbeschreibung => technologiespezifische Gatternetzliste

Vorgehen bei Schaltungsplanung (mittels grafischer Eingabe)

Schaltungshierarchie festlegen => Grafikeditor aufrufen => Symbole der Schaltungszellen aus Zellenbibliothek aufrufen => Verdrahtung der Zellen zur gewünschten Schaltung innerhalb einer Hierarchieebene => Signalbündel zu Bussen zusammenfassen => Beschriftung der Signale und Schaltungszellen => Teilschalten überprüfen => Verbindung der Teilschaltungen in den Hierarchieebenen zur Gesamtschaltung => Überprüfen & Abspeichern der Gesamtschaltung

Testsynthese

- automatisches Einfügen von Testhilfen
- Scan Path, Boundary Scan
- automatische Generation der Testvektoren
- ATPG (Automatic Test Pattern Generation), Anzahl Testvektoren je nach Fehlerbedeckungsgrad (Testgüte) = Anzahl der testbaren Fehler (mit vorgegebenen Testmustersatz) / Anzahl der möglichen Fehler (nach verwendetem Fehlermodell)
- automatisches Erstellen eines Testprogramms
- zum zuverlässigen Test der gefertigten Schaltung

Logiksimulation

- 1) Netzliste der Schaltung (HDL) und Eingangsbilddaten
- 2) Logiksimulator
- 3) Überprüfung ob Schaltungslogik korrekt, wenn nein zurück zu 1.)

Testbench = HDL Modell der Schaltung wird in eine HDL-Testumgebung integriert; Bestandteile:

- Testmuster erzeugen (TMG)
- Testobjekt (DUT = Device Under Test)
- Testantwortauswertung (TAA)

Verzögerungszeit Zelle:

t_{in} = Input
 t_{out} = Ausgang
 t_{HL} = 50% fallend U_1
 t_{HL} = 50% steigend U_A
 t_{HL} = 50% steigend U_A
 t_{HL} = 50% fallend U_A

Verzögerungszeit & Laufzeitberechnung

Zelle:

$t_{\text{HL}} = T_{\text{up}} + K_{\text{up}} * C_L$ $t_{\text{HL}} = T_{\text{down}} + K_{\text{down}} * C_L$

T = Signalverzögerungen ohne angeschlossene Last (Datenblatt)
 C_L = Lastfaktoren (Datenblatt)
 $C_{\text{ZELLE}} + C_{\text{LEITERBAHNEN}} = C_L$ => treibende Kapazitive Last = Anzahl an Ausgang angeschlossene Gatter * Last pro Gatter (Load Unit)

Einflussfaktoren auf Verzögerungszeit der Zelle

$t_{\text{HL}} = K * C_{\text{LADTYP}}$ $K = K_V + K_I + K_P$

t_{HL} = Verzögerungszeit Zelle
 t_{HL} = Typische Verzögerungszeit der Zelle
 K = Korrekturfaktoren (V = für Versorgungsspannung; T = für Temperatur; P = für Herstellungsprozess)

VDD ↑ => t_{HL} ↓ T ↑ => t_{HL} ↑ I ↑ => t_{HL} ↓

Leiterbahnlaufzeit (R-, C-Belag pro Längeneinheit)

Schichten Leiter + SiO₂ + Si = pro LE U₁ über C // (R + U₁ + R)
 $T_{\text{HL}} = k * t_{\text{HL}} * I$ (VerzZeit ab Sprung U_1 => U_1 10% auf 90%)
 $T_{\text{HL}} = k * t_{\text{HL}} * I$ (VerzZeit ab Sprung U_1 => U_1 90% auf 10%)
 I = Leiterbahnlänge
 t_{HL} = Verzögerungszeiten pro Längeneinheit
 K = Korrekturfaktor = f(U_{DD} , T, Technologie)

9. VHDL

Allgemeines
HDL = Hardware Description Language
- Erlauben Beschreibung der Struktur oder des Verhaltens von Digitalschaltungen auf den logischen Ebenen in unterschiedlichen Abstraktionsstufen (Verhalten & Struktur auf System-, Algorithmischer-, Register-Transfer- & Logikebene vgl Y-Diagramm)
- Entspricht einem Schaltplan bzw. dessen Aufbau aus Komponenten
- VHDL = VHSIC Hardware Description Language
- VHSIC = Very High Speed Integrated Circuits
- Gehört zur ALGOL-PASCAL-Sprachfamilie
- Nicht case sensitiv
- Programmteile die in mehreren Beschreibungen benötigt werden können in einem Package zusammengefasst werden

Programmstruktur
Schaltungsbeschreibung:
- entity:
 Schaltungseinheit, Name, Schnittstellen zur Umgebung
- architecture:
 „Inhalt“, bestimmt Relation zwischen Eingangs- und Ausgangssignalen, beschreibbar als:
 - Struktur (structural)
 - Datenfluß (behavior, concurrent, dataflow)
 - Verhalten (behavior, sequential)
- configuration: Verbindung zwischen Entity und Architecture
Unterprogramme:
- procedure (mit sequentiellen Anweisungen)
- function (mit sequentiellen Anweisungen)

Entity
- Beschreibung als Schaltungssymbol
- Entspricht im Schaltplan dem Symbol für die Gesamtschaltung
- Enthält:
 - Name zur Identifikation in Schaltung = Entity Name
 - Schnittstellen der Schaltung = Ports
 - Konstanten zur Parametrisierung = Generics

Architecture
- Beschreibung der Schaltung selbst
- Entspricht Schaltplan zum zugehörigen Symbol
- Identifikation über Architecture Namen

Strukturelle (structural) Beschreibung:
- Entspricht Beschreibung durch Schaltplan
- Beschreibung durch Komponenten und deren Verschaltung

Parallele (concurrent) Verhaltensbeschreibung:
- Entspricht der tatsächlichen Funktion der Digitalen Schaltung
- Wert des Signals wird als Funktion der Werte seines Vorgängersignals beschrieben (=sensitiv)
- Auswertung unabhängig von Reihenfolge im Programm
- Zeitliches Verhalten durch Zeitangaben beschrieben
- Bezeichnungen: nebenläufig oder datenflußorientiert

Sequentielle (sequential) Verhaltensbeschreibung:
- Entspricht Beschreibung durch Algorithmus wie in prozeduraler Programmiersprache
- Anweisungen werden in Reihenfolge wie im Programm abgearbeitet (sequentiell)
- Verwendung innerhalb einer Prozeduranweisung
- Synchronisation durch geeignete Konstrukte nötig

Notation:
:= Ersetzungszeichen
| trennt Alternativen
[] schließen optionale Teile ein
{ } schließen optionale Teile ein, die wiederholt werden können
-- Kommentare

Grundsätzlicher Programmaufbau:
Mindestens ein Entity und eine Architecture

entity entity is -- Schnittstellen der Schaltung
-- port declaration: -- Signale, keine Variablen
port (port:mode type { , port : mode type });
end;
architecture architecture of entity is -- „Inhalt“ der Schaltung
-- signal declaration: -- Signale, keine Variablen
signal signal : type := initial_value;
-- component declarations -- für Struktur
component component port (port_list) ; end component ;
begin
-- concurrent_statements
-- concurrent_signal_assignments :
signal <= waveform ;
-- conditional_signal_assignment :
signal <= {waveform when cond else} waveform ;
-- selected_signal_assignment
with expre select signal <= waveform when choices
{ , waveform when choices} ;
-- process_statement -- Verhalten sequentiell
-- component_instantiation_statement -- Struktur
label : component port map (port_association_list) ;
end;

Sequentielle Beschreibungen in einem Prozess
process (signal { , signal }) -- Sensitivitäts-Liste (Datenfluß)
-- variable_declaration -- Variable, keine Signale
variable variable : type := initial_value ;
begin
-- sequential_statements:
-- wait:
wait on signal ; -- Schnittstelle Datenfluß
wait until condition ;
wait for time ;
-- signal_assignment:
signal <= waveform ; -- Schnittstelle Datenfluß
-- variable_assignment:
variable := expr ;
-- if:
if cond then stmt { elsif cond then stmt } { else stmt } end if ;
-- case:
case expr is { when choices => stmt } end case ;
-- loop
-- ...
end process;

Datentyp Standard Logic
Datentyp zur Beschreibung von Schaltungen.
Im Package ieee.std_logic_1164 enthalten
Zustände (Auswahl):
- 'U' = uninitialized (um Zustand bis zum ersten Setzen / Rücksetzen zu definieren)
- 'Z' = high impedance
- '0' = Binär 0
- '1' = Binär 1
Möglichkeiten zur Signalwertbestimmung bei mehreren Quellen

Inverter (Parallele Verhaltensbeschreibung)
entity INV_E is
generic (DELAY_T:time:=1 ns);
port (I: in bit; Q: out bit); -- einzelne Ports
end INV_E ;
architecture INV_A of INV_E is
begin
Q <= not I after DELAY_T ;
end INV_A ;
Testbench
- Testbench zur Schaltungssimulation
- Eingabedaten: Schaltung selbst
- Simulationsmodelle der Komponenten & zeitlicher Verlauf der Eingangssignale (Stimuli)
- Ausgabedaten: Zeitlicher Verlauf der Ausgangssignale
- Zweck: Vergleich des Verhaltens der beschriebenen Schaltung mit der Spezifikation
- Testumgebung (Testbench) enthält:
 - Erzeugung der Stimuli
 - Einbindung der zu testenden Schaltung (= dut)
 - Auswertung der Ausgangssignale

Testbench für Inverter (strukturelle Beschreibung: Inverter siehe oben)
entity INV_TB_E is
generic (clock_T:time:=5 ns)
end INV_TB_E ;
architecture INV_TB_A of INV_TB_E
component INV_E -- component declaration
port (I: in bit ;
Q: out bit);
end component ;
signal I_S, Q_S, bit; -- signal declaration
begin
DUT: INV_E
port map (I=>I_S, Q=>Q_S); --port_map(I_S, Q_S)
I_S <= '0' after 0*clock_T ;
-- '1' after 1*clock_T ;
-- '0' after 2*clock_T ;
end INV_TB_A ;
Einbindung des Inverters durch Bezug in der component declaration


NOR Gatter (Parallele Verhaltensbeschreibung)
entity NOR_E ist
generic (DELAY_T: time:= 1 ns);
port (I, J : in bit;
Q: out bit);
end NOR_E ;
architecture NOR_A of NOR_E is
begin
Q <= nor 1 after DELAY_T ;
end NOR_A ;
Testbench für NOR Gatter (Sequentielle Verhaltensbeschreibung)
(Erzeugung aller möglichen Eingangswertkombinationen durch 2 verschaltete für Schleifen)

library work;
use work.my.pack.all ;
entity NOR_TB_E is
generic (CLOCK_T: time:= CLOCK_TC);
end NOR_TB_E ;
architecture NOR_TB_A of NOR_TB_E is
component NOR_E
generic (DELAY_T: time);
port (I, J : in bit;
Q : out bit);
end component ;
signal I_S, J_S, Q_S, S: bit;
begin
DUT: NOR_E
generic map(DELAY_T => DELAY_TC)
port map(I=>I_S, J=>J_S, Q=>Q_S);
STIMULI: process
begin
for II in 0 to 1 loop
for JJ in 0 to 1 loop
I_S <= INT_TO_BIT(II)
J_S <= INT_TO_BIT(JJ)
wait for CLOCK_T ;
end loop ;
wait ;
end process STIMULI ;
end NOR_TB_A ;

Package MY_PACK (Umwandlungsfunktionen)
library ieee;
use ieee.std_logic_1164.all ;
package MY_PACK is
constant DELAY_TC: time:= 1 ns ;
constant CLOCK_TC: time:= 10 ns ;
function INT_TO_BIT(II: integer) return bit ;
function INT_TO_STD(II: integer) return std_ulogic ;
function BIT_TO_STD(B:bit) return std_ulogic ;
function STD_TO_BIT(S:std_ulogic) return bit ;
end MY_PACK ;
package body MY_PACK is
function INT_TO_BIT(II: integer) return bit
is
begin
if II=0 then
return '0' ;
else
return '1' ;
end if ;
end INT_TO_BIT ;
--restliche Funktionen analog

OR Gatter (als NOR mit Inverter; Strukturelle Beschreibung)
entity OR_E is
generic (DELAY_T: time:=1 ns);
port (I, J : in bit;
Q : out bit);
end OR_E ;
architecture OR_A of OR_E is
component NOR_E
port (I, J : in bit;
Q : out bit)
end component ;
component INV_E
port(I: in bit;
Q: out bit);
end component ;
signal NOR_S: bit;
begin
NOR_I: NOR_E
port map (I => I, J => J, Q => NOR_S);
INV_I: INV_E
port map (I => NOR_S, Q => Q);
end OR_A ;

Testbench für das OR-GATTER (inkl. Auswertung EVALUATE)
library work;
use work.my_pack.all ;
entity OR_TB_E is
generic (CLOCK_T: time:= CLOCK_TC);
end OR_TB_E ;
architecture OR_TB_A of OR_TB_E is
component OR_E
generic (DELAY_T: time);
port (I, J: in bit; Q: in bit);
end component ;
signal I_S, J_S, Q_S, S: bit;
signal SUCC_S, FAIL_S: bit:= '0' ;
begin
DUT: OR_E
generic map (DELAY_T => DELAY_TC)
port map(I_S, J_S, Q_S);
STIMULI: process
begin
for II in 0 to 1 loop
for JJ in 0 to 1 loop
I_S <= INT_TO_BIT(II);
J_S <= INT_TO_BIT(JJ);
wait for CLOCK_T ;
end loop ;
end loop ;
end process STIMULI ;
EVALUATE: process
begin
wait for CLOCK_T/2 ;
if Q_S /= (I_S or J_S) then
FAIL_S <= '1' ;
else
SUCC_S <= '1' ;
end if
assert Q_S=(I_S or J_S)
report "Fehler im ODER-Gatter"
severity error ;
assert Q_S=(I_S or J_S)
report "Testfall ok" ;
severity note ;
wait for Clock_T/2 ;
FAIL_S <= '0' ;
SUCC_S <= '0' ;
end process EVALUATE ;
end OR_TB_A ;




RSFF_STRUCT_A ist strukturelle Beschreibung (aus 2x NOR)
RSFF_CONCUR_A ist parallele Verhaltensbeschreibung
RSFF_SEQU_A ist sequentielle Verhaltensbeschreibung
entity RSFF_E is
generic (DELAY_T: time:= 1 ns);
port (R, S: in bit; Q, QB: out bit);
end RSFF_E ;
architecture RSFF_STRUCT_A of RSFF_E is -- strukturell
component NOR_E
port (I, J: in bit; Q: out bit);
end component ;
signal Q_S, QB_S: bit;
begin
NOR1_I: NOR_E
portmap(R, Q_S, Q_S, Q_S);
NOR2_I: NOR_E
portmap(Q_S, S, QB_S);
Q <= Q_S ;
QB <= QB_S ;
end RSFF_STRUCT_A ;
architecture RSFF_CONCUR_A of RSFF_E is -- parallele
begin
Q_S <= R nor QB_S after DELAY_T ;
QB_S <= Q_S nor S after DELAY_T ;
Q <= Q_S ;
QB <= QB_S ;
end RSFF_CONCUR_A ;
architecture RS_FF_SEQU_A of RSFF_E is -- sequentiell
begin
process (R,S)
begin
if S = '1' and R = '0' then -- setzen
Q <= '1' after 2*DELAY_T ;
QB <= '0' after 1*DELAY_T ;
else if S = '0' and R = '1' then -- rücksetzen
Q <= '0' after 1*DELAY_T ;
QB <= '1' after 2*DELAY_T ;
else if S = '1' and R = '1' then -- ungültig
Q <= '0' after 1*DELAY_T ;
QB <= '0' after 1*DELAY_T ;
end if
end process ;
end RSFF_SEQU_A ;

Testbench für RS Flipflop
library work;
use work.my_pack.all
entity RSFF_TB_E is
generic (CLOCK_T: time:= 10ns);
end RSFF_TB_E ;
architecture RSFF_TB_A of RSFF_TB_E is
component RSFF_E
port(R,S: in bit; Q, QB : out bit);
end component ;
signal R_S, S_S, Q_S, QB_S: bit;
begin
DUT: RSFF_E
port map (R => R_S, S=>S_S, Q=>Q_S, QB=>QB_S);
R_S <= '0' after 0*CLOCK_T ;
'1' after 3*CLOCK_T ;
'0' after 4*CLOCK_T ;
'1' after 5*CLOCK_T ;
'0' after 6*CLOCK_T ;
S_S <= '0' after 0*CLOCK_T ;
'1' after 1*CLOCK_T ;
'0' after 2*CLOCK_T ;
end RSFF_TB_A ;
configuration RSFF_TB_STRUCT_C of RSFF_TB_E is
for RSFF_TB_A
for DUT : RSFF_E use
entity work.RSFF_E(RSFF_STRUCT_A);
end for ;
end for ;
end RSFF_TB_STRUCT_C ;
configuration RSFF_TB_CONCUR_C of RSFF_TB_E is
for RSFF_TB_A
for DUT : RSFF_E use

Fortsetzung Testbench RSFF
entity work.RSFF_E(RSFF_CONCUR_A);
end for ;
end for ;
end RSFF_TB_CONCUR_C ;
configuration RSFF_TB_SEQU_C of RSFF_TB_E is
for RSFF_TB_A
for DUT : RSFF_E use
entity work.RSFF_E(RSFF_SEQU_A);
end for ;
end for ;
end RSFF_TB_SEQU_C ;

Register (aus Hankengesteuerten D-FFs mit asynchronem Reset)
library ieee;
use ieee.std_logic_1164.all ;
entity Register_E is
generic (DELAY_T: time := 1 ns;
NBITS: natural := 8);
port (CLK, RESET: in std_logic;
D: in std_logic_vector(NBITS-1 downto 0);
Q: out std_logic_vector(NBITS-1 downto 0));
end Register_E ;
architecture REGISTER_A of REGISTER_E is
begin
process (CLK, RESET)
if RESET = '1' then
Q <= (others => '0') -- Kurzform
-- for 1 NBITS-1 downto 0 loop -- Langform
-- Q(i) <= '0' ;
-- end loop ;
elsif CLK 'event' and CLK = '1' and CLK 'lastvalue' = '0'
then
Q <= D ;
end if ;
end process ;
end REGISTER_A ;

Finite State Machine (4 Zustände, aus Register & Kombinatorik zur Sequenzdetektion 101)




library ieee;
use ieee.std_logic_1164.all ;
entity SEQUDEC_E is
port (CLK, RESET, DIN: in std_logic;
DOUT: out std_logic);
end SEQUDEC_E ;
architecture SEQUDEC_A of SEQUDEC_E is
type T_STATE is (P0, P1, P10, P101); -- Zustände
signal STATE_S, NEXT_S, T_STATE ;
begin
COMB: process(DIN,STATE_S)
begin
DOUT <= '0' ;
NEXT_S <= P0 ;
case STATE_S is
when P0 =>
if DIN = '1'
then NEXT_S <= P1 ;
else NEXT_S <= P0 ;
endif ;
when P1 =>
if DIN = '0'
then NEXT_S <= P10 ;
else NEXT_S <= P1 ;
endif ;
when P10 =>
if DIN = '1'
then NEXT_S <= P101 ;
else NEXT_S <= P0 ;
endif ;
when P101 =>
if DIN = '1'
then NEXT_S <= P0 ;
else NEXT_S <= P1 ;
endif ;
DOUT <= '1' ;
when others => NEXT_S <= P0 ;
end case ;
end process COMB ;
REG: process (CLK, RESET)
begin
if CLK 'event' and CLK = '1' then
if RESET = '1' then
STATE_S <= P0 ;
else
STATE_S <= NEXT_S ;
end if ;
end if ;
end process REG ;
end SEQUDEC_A ;

Halbaddierer (Parallele)
library ieee;
use ieee.std_logic_1164.all ;
entity HA_E is
port (I1, I2: in std_logic;
S, Co: out std_logic);
end HA_E ;
architecture HA_A of HA_E is
begin
S <= I1 xor I2 ;
Co <= I1 and I2 ;
end HA_A ;

Volladdierer (Parallele aus 2 Halbaddierern und 1x OR)

library ieee;
use ieee.std_logic_1164.all ;
entity FA_E is
port (I1, I2, Ci: in std_logic;
S, Co: out std_logic);
end FA_E ;
architecture FA_A of FA_E is
component HA_E
port (I1, I2: in std_logic;
S, Co: out std_logic);
end component ;
signal Co1_S, S1_S, Co2_S, S2 : std_logic ;
begin
HA_1 : HA_E
port map (I1 => I1, I2 => I2, Co => Co1_S, S => S1_S);
HA_2 : HA_E
port map (I1 => S1_S, I2 => Ci, Co => Co2_S, S => S2);
Co <= Co1_S or Co2_S ;
end FA_A ;



andere Aspekte von Finite State Machines

library ieee;
use ieee.std_logic_1164.all;

entity sample_e is
port (i: in std_logic; clk, reset :
in std_logic; q: out std_logic);
end sample_e;

architecture sample_a of sample_e is
type state_t is (up,down);
signal state_s, next_s: state_t;

```
begin
input: process(i, state_s)
begin
case state_s is
when down =>
if i='1' then
next_s <= up;
else
next_s <= down;
end if;
when up =>
if i='1' then
next_s <= up;
else
next_s <= down;
end if;
end case
end process input;
```

zu weitere Aspekte von Finite State Machines

output: process(state_s)
begin
case state_s is
when down =>
q <= '0';
when up =>
q <= '1';
end case;

end process output;

reg: process(clk, reset)
begin
if reset = '1' then
state_s <= down;
elsif rising_edge(clk) then
state_s <= next_s;
end if;

end process reg;

end architecture sample_a;

Short (Bei Doppelzuweisung wird x als Wert gesetzt)

library ieee;
use ieee.std_logic_1164.all;

entity SHORT_E is
end SHORT_E;

architecture SHORT_A of SHORT_E is
signal S : STD_LOGIC;

```
begin
S <= '1';
S <= '0';
end SHORT_A;
```

faktsignale erzeugen (2 Möglichkeiten)

library ieee;
use ieee.std_logic_1164.all;

entity CLK_E is
end CLK_E;

architecture CLK_A of CLK_E is
signal CLK1, CLK2 : std_logic := '0';

```
begin
CLK1 <= not CLK1 after 1 ns; -- Möglichkeit 1
end process
-- Möglichkeit 2
CLK2 <= '0';
wait for 1 ns;
CLK2 <= '1';
wait for 1 ns;
end process;
end clk_a;
```

Add (Prozessauslösungen)

library ieee;
use ieee.std_logic_1164.all;

entity ADD_E is
end ADD_E

architecture ADD_A of ADD_E is
signal I1, I2, I3, I4, J1, J2, J3, J4, K1, K2, K3, K4, L: integer := 0;

```
begin
I2 <= I1+1 after 1 ns;
I3 <= I2+1 after 1 ns;
I4 <= I4+1 after 1 ns;
process (J1, J2, J3, J4)
begin
J2 <= J1+1 after 1 ns;
J3 <= J2+1 after 1 ns;
J4 <= J4+1 after 1 ns;
end process;
process (K1)
begin
K2 <= K1+1 after 1 ns;
K3 <= K2+1 after 1 ns;
K4 <= K4+1 after 1 ns;
end process;
end ADD_A;
```

10. Test von ICs

Motivation zum Testen

Fehlerbeseitigung umso teurer, je später der Fehler erkannt und behoben wird (exponentielle Funktion)

Prinzip

Testmuster (Testdaten) in Testobjekt
=> Ist-Testantwort
Referenzobjekt
Soll-Testantwort (Testdaten)
=> Vergleich: Ist = Soll Testantwort?
=> Gut oder Schlecht Fall

Phasen während der Lebensdauer einer Schaltung

Phase	Test	Testart	Fehlerart	Charakteristik
Entwurf	Entwurfstest	Simulation	Entwurfsfehler	systematisch
Fertigung	Fertigungstest	elektr. logisch	Fertigungsfehler	statistisch
Betrieb	Betriebstest	log. Verhalten	Verschleiß Betriebsstörungen	zeitabhängig statistisch

Fehler durch Alterung & Verschleiß ergeben „Badewannenkurve“ (Anfangs viele Ausfälle durch falsche Parameter, Ende viele Ausfälle durch Alterung und Verschleiß)

Maß für Fertigungsfehler: Fertigungsausbeute = Anzahl fehlerfreier Chips / Anzahl gefertigter Chips

Spezielle Probleme beim Test von ICs

Kompletter Test aller Bitmuster kann sehr aufwendig sein
=> Umwandlung in Fehlermodell mit Aussage über Testgüte
=> Messung nur an Schaltungsknoten auf korrekten Pegel
=> Komplexität sinkt; Aber: Durch Miniaturisierung Einstellung und Beobachtbarkeit der internen Knoten schlecht (Strukturverkleinerung um 1/2 => Anzahl an zu testenden Knoten * 2)
=> Anstieg der Testmusterzahl => Anstieg der Testkosten
=> Tests müssen schon beim Entwurf berücksichtigt werden = Design for Testability (DFT)

Fehlersimulation

Fehlerüberdeckungsgrad = Anzahl (mit Testdatensatz) erkennbarer Fehler / Anzahl (mit Fehlermodell) modellierter Fehler

Stuck-at-Fehlermodell

2 Fehlerarten:
- Stuck-at-0: Knoten liegt ständig auf logisch 0
- Stuck-at-1: Knoten liegt ständig auf logisch 1
=> Anzahl möglicher Fehler einer Schaltung: Schaltungsknoten * 2

Prinzip der Fehlersimulation

= Bestimmen des Fehlerüberdeckungsgrades eines Testmusters

- 1.) Simulation der fehlerfreien Schaltung -> Soll-Testantwort
- 2.) Wiederholen für alle (nach Fehlermodell)
- Setzen eines Stuck-at-Fehlers
- Simulation der fehlerbehafteten Schaltung -> Ist-Testantwort
- Bei Abweichung: Bitmuster zum finden des Fehlers in der gefertigten Schaltung
- 3.) Aus Ergebnissen ergibt sich Fehlerüberdeckungsgrad, zum Erreichen dieses kann Anzahl Testmuster erhöht werden oder Schaltung testfreundlicher gemacht werden

Bsp: Um Stuck-at-Fehler zu finden (hier Test auf 0 bei K) muss der Knoten auf den entgegengesetzten Pegel eingestellt werden (d.h. K auf 1) und über die Ausgangssignale beobachtet werden. (gelingt hier mit 1,1,1.)

Beobachten ob 0 oder 1

Soll-Werte: ohne Fehler
Ist-Werte: mit gesetztem Stuck-at-0-Fehler

zu DFT

Aufteilung in überschaubare Blöcke:

Test jedes Ausgangs einzeln in Abhängigkeit seiner Eingangssignale
=> Reduktion der Testvektoren

Aufreimung von langen Zählketten

MUX zwischenschalten
vorderer Schaltungsteil => Testdaten Ausgangs & Eingang MUX
Testdateneingang => 2. Eingang MUX
Testmode => Steuerender MUX Eingang

Unterbrechung von Rückkopplungspfaden

Zwischenschalten von MUX um sequentielleres Verhalten in rein kombinatorische Blöcke umwandeln => leichter testbar

Prüfbus (Scan Path)

Prinzip: Trennung in sequentielle und kombinatorische Teile
=> alle FFs benötigen einen Eingangsmux (Zelle)

Testtafel:

- 1.) Test der Schieberegister
- Scan-Path FFs in Testmode schalten
- Testmode schalten (T=1)
- Ein- & Ausschleichen der Testmuster
- 2.) Test der Kombinatorik
- Scan-Path FFs in Testmode schalten
- Serielles Laden der Register mit Testmuster
- Anlegen der Testmuster an primäre Eingängender Schaltung
- Umschalten der Scan-Path FFs in Betriebsmodus
- Übernahme der Testantworten der Kombinatorischen Schaltungsteile in die Scan-Path FFs mit einem Takt
- Testantworten der Primärausgänge mit Sollwerten vergleichen
- Scan-Path FFs wieder in Testmode schalten
- Testantwort aus dem Scan-Path rausziehen und bitweise mit Sollwerten vergleichen

Verfahrensarten:

- LSD (level sensitive scan design) = pegelgesteuerte FFs
- ESD (edge sensitive scan design) = flankengesteuerte FFs

Boundary Scan (= standardisierte Testhilfe für Baugruppentest)

Vorteile: - genormte Testhilfe auf die jeder Schaltungsentwickler aufsetzen kann
- Bindeglied zwischen Baustein- und Baugruppentest
- Beitrag zu durchgängigen Selbsttest-Konzept
- Ersatz für In-Circuit-Test mit Nadelbrettadapter, - getrennter Test von Bausteinen und Verbindungen zwischen den Bausteinen möglich
- Einbindungen anderer Testhilfen möglich

Prinzip:

besteht aus ladbarem Schieberegister das ringförmig um die Bausteine zwischen den Pads und der internen Schaltung (Core Logic) angeordnet ist und die Eingänge und Ausgänge dieser Bausteine einbindet.

Test Access Point (TAP):

- Einstellen der Betriebsarten
- Verbindung und Steuerung von Boundary Scans untereinander
- Schieben von Testmustern und Ausschleichen der Testantworten
- Besteht aus 4 zusetzlichen Bits / Anschlüssen zur Integration des BS
- TDI (Test Data Input) = Seriieller Einschleibeingang
- TDO (Test Data Output) = Seriieller Ausgabebaugang
- TMS (Test Mode Select) = Steuerung des Testablauf
- TCK (Test Clock) = Testtakt (unabhängig vom Systemtakt)

Testmodi:

- Externer Testmode (EXTEST)
- Zum Test der Verbindung zwischen den Bausteinen (Auffinden von Kurzschlüssen und Unterbrechungen)
- Sample Testmode (SAMPLE / PRELOAD)
Test der Betriebsdaten während dem Normalbetrieb (SAMPLE)
Vorbelegung von Anfangswerten der BS-Zellen (PRELOAD)
- Interner Testmode (INTTEST)
Zum Test der internen Bausteinlogik

testfreundlicher Entwurf (DFT)

Ziel: Reduktion der Testkosten

- zusätzlicher Hardware-Aufwand nötig
- 2 Betriebsmodi: Normalbetrieb und Testbetrieb
- Ansätze zu DFT: Passive Testhilfen ↔ aktiver Selbsttest

Passive Testhilfen

- Ad-Hoc-Methoden
- Hinzufügen von Testpunkten
- Aufteilung der Schaltung
- Auftrennung von langen Zählketten
- Unterbrechung von Rückkopplungspfaden
- Hinzufügen von Testpunkten
- = Separate Testleitungen für schlecht testbare Knoten => Signale einstellen oder beobachten

Aufteilung der Schaltung

mit Schieberegistern (rechts) oder Multiplexern (unten)

Gesichtspunkte:

- Überschaubare gut testbare Blöcke
- Funktionsmodule
- Systematisch generierte Blöcke
- Blöcke gemäß ihrer logischen Struktur

Selbsttest (BIST = Build - in self test)

= einige Funktionen des Testautomaten auf IC ausgelagert z.B.

- Testmustererzeugung (TMG)
- aus linear rückgekoppelten Schieberegistern
- erzeugt Testmuster und legt dieses an Schaltung an
- Testantwortungsausrüstung (TAA)
- aus parallelen Signatur-/Schieberegistern (MISR = multiple input shift register)
- kompaktierter Testmusterantworten und vergleicht Ist ↔ Soll
- Teststeuerung (TS)
- koordiniert Testablauf vom Start bis Auswertung
- Testkonfirmasiation (TK)
- trennt Testmuster vom Rest der Schaltung und stellt Datenpfade für Testdatentransfer zur Verfügung (Signatur)

kompletter => teilweiser Selbsttest

Vorteile: Vereinfachung der Testvorbereitung, Verbesserung der Testdurchführung, Verbesserung der Betriebssicherheit
Nachteile: zusätzlicher Schaltungsaufwand, nur für Off-Line Tests geeignet

BILBO (Built in Logic Block Observer)

= Schieberegister mit 2 Testmode Signalen und 4 Funktionen (Register, Schieberegister, LSFR/TMG, MISR/TAA)

Test von ICs

Test im Labor:

- Spitzenmeßplatz (Waferprober)
- Ermittlung der elektr. Eigenschaften, Verzögerungszeiten, Treiberfähigkeiten, Temperaturverhalten („hot-chuck“)
- Logikanalysator
- Überprüfen der Logikfunktion, Verzögerungszeiten

Test in der Produktion:

- Scheibentest (Erkennung defekter Chips vor Montage)
- Gleichstromaufnahme, wichtiger Prüfmaster, mit Spitzenmeßplatz, Treiberfähigkeit, Markierung defekter Chips
- Bausteintest (Überprüfung Bausteinspezifikation) im Testautomaten mit Prüfmustern

Test mit Elektronenstrahlmessgerät:

= Messung von zeitlichen Potentialverläufen an Punkten innerhalb des Chips (Potentialkontrastverfahren), belastungs- & zerserstrofrei, nur Messung (kein Einprägen von Spannung möglich)
Aufbau (Röhre): Elektronenkanone, Austast-Kondensator, Primärelektrodenstrahl, Ablensspulen, Signalauswertung

IC-Tester:

Steuerrechner ↔ Teststeuerung ↔ Pinversorgung & Meßsystem & Pinelctronik & Timing Generator ↔ Testobjekt

Elektrische Systemkomponenten

Widerstand:

Ausführung:

Berechnung: $R = \frac{\rho \cdot l}{A} = R \cdot l = R \cdot \rho \cdot \frac{l}{A}$

R_s : Schichtwiderstand $[\Omega]$

Kondensator:

Ausführung:

Berechnung: $C = \frac{\epsilon_0 \cdot \epsilon_r \cdot F}{d} = C \cdot F$

F : Plattenfläche

Spule:

Ausführung:

Berechnung: $L = 8 \cdot N^2 \cdot (S_1 + S_2) \cdot \frac{\mu}{4\pi} \cdot nH$

Leiterquerschnitt: $S_1 = f \cdot \frac{g}{\pi}$; $r = \sqrt{\frac{b \cdot t}{\pi}}$

$S_2 = f \cdot \frac{g}{\pi} \cdot N$; $a = \frac{c}{2} + d$

c : mittlere Breite der Windungen
 d : mittlere Länge der Windungen
 g : Ganghöhe der Windungen
 S_1, S_2 : aus einschlägigen Diagrammen entnehmen

II. Systemintegration

Chip Montage

klassische Prozessfolge:

- Aufspannen des Wafers
- Chip-Trennung (Sägen)
- Chipmontage (Diebonden)
- Kontaktierung (Drathbonden)
- Golddraht-Thermosonic-Ball-Bonden
Substrattemp: <150°C Schweißzeit: 40 ... 60ms
- Aluminiumdraht-Ultraschall-Wedge-Bonden
Substrattemp: ca. 23°C Schweißzeit: 30 ... 50ms

Film-Bonden (Tape-Automated-Bonden TAB)

Alternative zu Drahtbonden, Chips werden auf Film gebondet (Inner-Lead-Bond ILB, Chip on Tape)

Chips werden vom Film heraus auf die Gehäuse gebondet (Out-Lead-Bond, OLB)

Vorteile im Vergleich zu Drahtbonden: mechanisch stabiler, keine Ermüdung der Lötkontakte, bessere HF Eigenschaften, Chips können vor Montage getestet werden, Rückseitenkontaktierung möglich

Chip-Gehäuse

Anforderungen: gute elektr. Verbindung, gute Wärmeabfuhr, gute mechan. Befestigung, guter Schutz gegen Umwelteinflüsse, gute Handhabbarkeit, gute Testbarkeit, hohe Zuverlässigkeit, geringes Gewicht, geringe Baugröße, geringe Kosten

Gehäusarten & Bezeichnungen:

Kurzzeichen	Bedeutung	Layout
SIL	Single In Line	
DIL	Dual In Line	
PDIL	Plastik DIL	
CDIL	Ceramic DIL	
DIP	Dual In Line Package	
CC	Chip Carrier	
LCC	Leaded CC	
PLCC	Plastik LCC	
LCCL	Leaded Ceramic CC	
SO	Small Outline	
SOIC	SO IC	
SOJ	SO J Leaded IC	
PGA	Pin Grid Array	
PPGA	Plastic PGA	
CPGA	Ceramic PGA	
TAB	Tape Automated Bonding	
QFP	Quad Flat Pack	
PQFP	Plastic QFP	
GQFP	Guardring QFP	
TFQP	Thin QFP	
BGA	Ball Grid Arrays	

Leiterplattentechnik

Einteilung:

- Einseitige Leiterplatte
- Doppelseitige Leiterplatte (ohne Durchkontaktierung)
- Doppelseitige Leiterplatte (mit Durchkontaktierung)
- Multilayer (Verklebung mehrerer Einzelschichten und Vermaschung über Durchkontaktierung)
- Flexible Schaltungen (Metall auf dünnen biegsamen Folien)

Basismaterialien:

- starre Substrate
- Harz (Phenol, Epoxyd, Polyester, Polyimid)
- Trägermaterial (Papier, Glasgewebe, Glasmatte)
- flexible Substrate
- Rohstoffbasis (Polyester, Polyimid, Teflon)

Herstellungsprozess:

- 1.) Bildübertragung
- Fotodruck (Belichtung von fotopolymeren Trockenfilmen, bis 0.1 mm)
- Siebdruck (bis 0.3 ... 0.4 mm)
- 2.) Ätzen (z.B. Eisenchlorid, Kupferchlorid)
- 3.) Entschichten
- Bei Fotodruck durch chem. und mech. Reinigen
- Bei Siebdruck durch Lösungsmittel

Montage von Bauelementen:

- Einsteckmontage
- Hybridechnik
- Hybridschaltung = integrierte Schichtschaltung
- Dickschichttechnik = ICs mit Schichten im Siebdruck

- Dünnschichttechnik = ICs mit Vakuumbeschichtungsverfahren
- Oberflächenmontage (Surface Mounted Technology SMT)
- Festkleben des Bauteils und kontaktierung durch Tauchlöten
- Vorteile: Flächenreduktion, niedrige Bestückungskosten, hohe Zuverlässigkeit
- Lotprozesse: Reflowlöten oder Schwalllöten
- Für Bauteile: C, R, IC
- Gehäuse: SO, PLCC, TAB, QFP

Elektrische Systemkomponenten

Widerstand:

Ausführung:

Berechnung: $R = \frac{\rho \cdot l}{A} = R \cdot l = R \cdot \rho \cdot \frac{l}{A}$

R_s : Schichtwiderstand $[\Omega]$

Kondensator:

Ausführung:

Berechnung: $C = \frac{\epsilon_0 \cdot \epsilon_r \cdot F}{d} = C \cdot F$

F : Plattenfläche

Spule:

Ausführung:

Berechnung: $L = 8 \cdot N^2 \cdot (S_1 + S_2) \cdot \frac{\mu}{4\pi} \cdot nH$

Leiterquerschnitt: $S_1 = f \cdot \frac{g}{\pi}$; $r = \sqrt{\frac{b \cdot t}{\pi}}$

$S_2 = f \cdot \frac{g}{\pi} \cdot N$; $a = \frac{c}{2} + d$

c : mittlere Breite der Windungen
 d : mittlere Länge der Windungen
 g : Ganghöhe der Windungen
 S_1, S_2 : aus einschlägigen Diagrammen entnehmen